### SEMICONDUCTOR DEVICE

Patent Number:

JP4162572

Publication date:

1992-06-08

Inventor(s):

KURAMOTO TAKESHI

Applicant(s)::

**TOSHIBA CORP** 

Requested Patent:

☐ JP4162572

Application Number: JP19900285781 19901025

Priority Number(s): IPC Classification:

H01L29/784

EC Classification:

Equivalents:

JP2894820B2

### **Abstract**

PURPOSE:To make it possible to obtain a very low on state resistor and highly reliable, stabilized, and excellent characteristics by inhibiting the function of an insulation gate type field effect transistor with a corner section on a groove side.

CONSTITUTION:An N type epitaxial layer 11 and a P type channel formation layer 12 are formed on a main side of a semiconductor substrate 10 where an N<+> type source region 13 is formed in lattice-shape. In this case, the source region 13 is arranged not to be formed at an intersection between an exposed section C" of the channel formation layer 12 and a trench formation reserved intersection A" in particular. Then, a trench 14 is formed in such a manner that it may reach the epitaxial layer 12, partially penetrating the channel formation layer 12 from the surface in the central part of the source region 13 of a wafer 20. The source region 13 is adapted not to be formed on a part of a cell pattern where the channel formation layer 12 is divided by the trench 14.

Data supplied from the esp@cenet database - 12

@日本国特許庁(JP) ⑩特許出願公開

#### 平4-162572 母公開特許公報(A)

Øint. Cl. 1

建阳配号 庁内整理番号 母公開 平成4年(1992)6月8日

H 01 L 29/784

9168-4M H 01 L 29/78 3 2 1 V

審査請求 未請求 請求項の数 5 (全7頁)

半導体装置 の発明の名称

> **②持** 顯 平2-285781

多出 顧 平2(1990)10月25日

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝多摩

株式会社東芝

神奈川県川崎市幸区堀川町72番地

79代 理 人 弁理士 鈴江 武彦 外3名

1. 発明の名称:

(1) 第1導電型の半導体基板と、

この半導体基板の主面に設けられた低不純物道 度を有するドレイン領域用の第1専電型の第1の 半導体層と、

この第1の半導体器の上面に設けられたチャネ ル領域形成用の第2導電型の第2の半導体層と、

この第2の半導体層の表層部の一部に設けられ

たソース領域用の第1導電型の第3の半導体層と、 この第3の半導体層の最面から前記第2の半導

体層の一部を貫いて終記第1の半導体層に達する

ように設けられた薬の内壁面に形成されたゲート

このゲート絶縁装上で前記牌を埋めるように設 けられたゲート電量と、

このゲート電腦上を扱うように設けられた絶縁

この絶縁膜上および前記第3の半導体層の霧出 表面上ならびに前記第2の半導体層の露出表面上 に設けられたソース電響と、

前記半導体基板の裏面に設けられたドレイン電 極とを備えた観型の電力用絶縁ゲート型電界効果 トランジスタを有する半導体装置において、

前記論の側面のコーナー部は絶縁ゲート型電界 効果トランジスタとしての機能が抑制されている ことを特徴とする半導体装置。

- (2) 前記論によって前記第2の半導体器が分 舞されたセルバターンを有し、このセルバターン のコーナー部には前記ソース領域用の第1専電型 の第3の半導体器が形成されていないことを 歌 とする請求項1記載の半導体装置。
- (1) 前記セルパターンのコーナー部には高不 鈍物温度を有する第2母電型の第4の半導体層が 形成されていることを特徴とする請求項1または 2 記載の半導体装置。
- (4) 前記簿によって前記第2の半導体器が分 餌されたセルパターンを有し、このセルパターン

は職員方形であり、このセルバターンのコーナー 無以外の長辺側にのみ前記ソース領域用の乗1 準 電型の第3の半導体器が形成されていることを特 油上する請求項1 記載の半導体装置。

(5) 利記書が構造的に各々分離独立しており、 互いに独立に各席内にそれぞれ形成されたゲート 電価相互を電気的に接続する配線が設けられ、こ の配線の選下には前記ソース領域用の第1零電型 の第3の半導体層が形成されていないことを特徴 とする請求項1記載の半導体装置。

3. 免明の詳細な説明

[免明の目的]

(食食上の利用分野)

本免明は、電力用絶線ゲート型電界効果トランジスタ(以下、パワーMOS FETと記す)単体を育する個別半導体装置あるいはパワーMOS FETを組み込んだMOS集積回路などの半導体装置に係り、特に断面リ字状の溝(トレンチ)構造を育する模型のパワーMOS FETの構造に関する。

ーセルの長さであり、fls×flsのセルサイズを 有する単位セルのパワーMOS FETが級機に 規則正しく多数配設されており、各セルは、第1 事電型(本例では N.\* 型)のシリコンからなる半 導体基板10の主面に設けられている。ここで、 1.1 は上記N、型の半導体基板1.0 の主面に設け られた低不能物濃度を有するN型の第1の半導体 唱(エピタキシャル層、ドレイン領域)、12は このエピタキシャル層11の上面に拡散によって 設けられた第2等電型(本例ではP型)の第2の 半導体層(チャネル形成層)、13… はこのチャ ネル形成層12の裏層部に格子状に設けられた N・型の第3の半導体器(ソース領域)、14 はこのソース領域13の中央部表面から前記チャ ネル形成勝12の一部を貫いて前紀エピタキシャ ル馬11に達するように設けられた格子状のパタ --ンを有する幅1 μm、飛さ4 μmのトレンチ、 15はこのトレンチ14の内豊面に形成されたゲ - ト盤化器、Gはこのゲート絶貌器15上で上記 トレンチ14を埋めるように及けられたゲート電 (従来の技術)

パワーMOS FETは、歌謡加工技術の進歩により低オン低抗化の動きが急速に進んでいる。特に、低射圧の60V~100VクラスのパワーMOS FETは、低オン低抗化の傾向が顕著であり、現在では、フォトレジスト上の斜約からセルサイズの確小に展界がみえている平面構造の監数自己整合(DSA: Diffusion Self Alignment)タイプを更に一歩進め、IEDM (International Electron Devices Meeting) 86-638などの文献に開示されているように、セルサイズをより小型化できるトレンチ構造を有する観型パワーMOS FETの開発が進められている。

第6回は、従来の模型パワーMOS FET (例えばNチャネルトランジスタ)における一部 のセル領域を斜め方向から見た新面構造を示して おり、単位セルの平面パターンを第7回に示して いる。

このパワーMOS FETにおいて、!。は単

極、17はこのゲート電極G上を覆うと共に初記 トレンチ14の地部から優かに張り出して初記リース領域13の一部を覆うように設けられた発験 13の路出表面上および前記チャネル形成層12 の露出表面上および前記チャネル形成層12 の露出表面上に設けられたリース電極、Dは電気 である。この場合、リース電板Sおよびドレイン電極 である。この場合、リース電板Sおよびドレイン 電極Dは各セルに対して一体的に設けられるので、 地のゲート電板Gは共通に接続されているので、 各セルは並列に接続されている。

このような観型パワーMOS FETは、幅1 μmのトレンチ14内にゲート電低Gを埋込む 構造を有するので、セルサイズを10μm×10 μm以下とすることができ、オン低抗を極めて小さく(1、8mΩ・cm・2徴度)することができるようになってきた。

ここで、上記パワーMOS FETの動作原理 を述べておく。即ち、ソース電腦Sを接地し、ド レイン電腦Dおよびゲート電腦Gに正の電圧を印 知する。このような難バイアスの時、ゲート電圧 を上げていくと、チャネル形成器12のうちのゲート電器Cに対向するトレンチ側面循域 (チャネ 4回) がN型に反転して反転器となり、ソース領域5から反転器直下のエピタキシャル器11領域 に属子が最れる。

ところで、上記したような概要パワー MOS FETの構造のままで実際に形成した場合、次に述べるような特性上の不具合が発生することが分った。

即ち、トレンチ14の側面の凸状のコーナー部Aでとその他の部分Bでとでゲート酸化県15の厚きおよび調質が異なるという現象が生じ、その結果、関値電圧Vrm、出力特性(lpm、lYril)が上記Aで部とBで無とで異なることになり、特性面で様々なアンバランスを引き起こすことになり、特性面で様々なアンバランスを引き起こすことになり、好ましくない。また、トレンチ14の側面のコーナー部が凹状の場合でも上記と同様の結束となり、しかも、トレンチ14の側面の凹凸部に形成されるゲート酸化製は顕質が悪く、この部分を

MOS FETを有する半導体袋蓋を提供することにある。

【発明の構成】

(雄職を解決するための手段)

本発明は、第1年電型の半導体基板と、この 半導体基板の主面に設けられた低不純物過度を有 するドレイン領域用の第1尋覧型の第1の半導体 男と、この第1の半導体器の上面に設けられたチ まル価量形成用の第2直置数の第2の半点体系 と、この第2の半導体局の表層部の一部に設ける れたソース価値度の第1億営町の第3の生産は国 と、この第3の半導体層の表面から前記第2の半 毎体器の一部を貫いて前記第1の半導体層に達す るように設けられたトレンチの内豊面に影政され たゲート絶縁襲と、このゲート絶縁襲上で前記録 を埋めるように設けられたゲート電腦と、このゲ ート電腦上を覆うように致けられた絶縁器と、こ の聴動調上および質記第3の半導体層の重出金箔 上ならびに貝記集2の半導体層の貫出表面上に設 けられたソース電響と、黄紀半導体基製の裏面に

MOS FETのゲート酸化類として使用する場合には延額性上の不具合(例えば高温逆パイテスチ会試験における觸鏡電圧Vinの劣化、リーク電流の均大など)が発生する。

そこで、トレンチ14の側面でのゲート酸化膜の不具合を防止するために、トレンチ14の側面のコーナー部の形状を滑うかに丸めるように工夫することが考えられるが、この方法は、改善効果が低く、散調化を進める上でも大きな制的となってくる。

(免明が解決しようとする課題)

上記したように超低オン抵抗化を図った従来の模型パワーMOS FETは、トレンチの側面のコーナー部とその他の部分とでゲート酸化膿の厚さおよび襲質が異なり、特性面で様々なアンパランスを引き起こしたり、信頼性上の不具合が発生するという問題がある。

本免明は、上記問題点を解決すべくなされたもので、その目的は、超低オン抵抗を有すると共に 信報性が高く、特性面で安定な良質な経費パワー

設けられたドレイン電極を構えた経型の電力用能 緑ゲート型電界効果トランジスタを有する半導体 装置において、前記簿の側面のコーナー部は絶縁 ゲート型電界効果トランジスタとしての機能が抑 料されていることを特徴とする。

(作用)

従来は不具合が生じていたトレンチの側面のコーナー部でのMOS FETとしての機能が抑制されており、トレンチの側面のコーナー部以外にのみ均一なチャネルを形成することが可能になるので、超低オン抵抗を育すると共に信頼性が高く、特性面で安定な良質な観型パワーMOS FETが舞られる。

(実施例)

以下、四面を参照して本意明の実施例を詳細に説明する。

第1回は、個別半導体装置あるいはMOS集機 回路に形成される第1実施例に係る模型パワー MOS FETの単位セルの平面パターンを示し ており、この模型パワーMOS FETは、第6

## 特周至4-162572 (4)

認あよび第7個を参照して前述した変更の観覧パットMOS FETの販面構造および平面パターシとはは回信であるが、前記者の側面のコーナー総はMOS FETとしての機能が推測されている。かまなり、その他は同じであるので第6回中と同じ符号を付している。

上記したように歳の側面のコーナー部におけるMOS FETとしての職能を抑制する構造の一具体例としては、トレンチ14によってチャネル形成器12が分割されたセルバターンのコーナー部には前記ソース領域13を形成しなければよく、この場合の第1回の模型パワーMOS FETの形成方法の一例について第2回(a)乃至(e)を参照しながら簡単に説明する。

まず、第2回(a)に示すように、不能物濃度が10<sup>14</sup> cm 「で厚き150μmのN」型のシリコンからなる半導体基板10の主面に、不能物濃度が5×10<sup>14</sup> cm 「で厚さが約10μmのN型のエピタキシャル番11をエピタキシャル成長により形成する。さらに、このエピタキシャル

第11上に、不純物濃度が10°°°で m \*\*\* 程度で 厚さが約2ヵmのP型のチャネル形成層12を 拡散によって形成する。引き続き、PEP(先 独図プロセス)工程およびイオン症人法を用い て、チャネル形成層12の表層部に不純物濃度が 10<sup>232</sup>cm \*\* 程度で厚さ0、5μmのN゚型のソ ース領域13を格子状に設ける。この場合、特に チャネル形成層12の路出部C°° とトレンチ形成 子と領域の交差部A°° にはソース領域13を形成 しないことが重要である。

次に、第2回(b)に示すように、ドライエッチング、例えばRIE(反応性イオンエッチング) 注により、ウェハ20のソース領域13の中央 部記 ディネル形成居12の一部を買いて 前記 エピタキシャル居11に達するように、領 ルース 深さ4 μmのトレンチ14を形成する。この場合、トレンチ14を アース領域13の中央に かって 及けるので、トレンチ14は 格子 状ののパックーンを有することに なる。ことで、 四中、 21は 例えば無験化験、 変化験、 C VD(気相成長)

#### 化額が順次形成された復層額である。

次に、第2回(c)に示すように、ウェハ20 上の主要全域に厚さ500人のSi0。 親15を 形成する。これによりトレンチ14の内登面を要うようにゲート酸化第15が形成される。引きを さ、リンがドープされたポリシリコン親16を レンチ14が十分に埋まるまで堆板 G として用い コシリコン親16は後でゲート電板 G として用い これるので、低低抗であることが望ました。不能 物をドープしてもよい。

次に、第2回(d)に示すように、トレンチ14内にゲート電極Gとなるポリシリコン膜を残すようにポリシリコン膜16をエッチパックする。次に、第2回(e)に示すように、全面に罪さ600人のPSG(リンシリケートガラス)膜からなる絶難膜17をCVD法により地観し、PEP工程により上記絶疑膜17の一部(チャネル形成器12上の全部およびソース領域13上の一部)にコンテクト孔を飼口する。これにより、

ゲート電極 G 上およびトレンチ14の端部から量かに張り出してソース領域13上の一部を覆うように絶縁襲17が放けられる。この後、全面に厚さ4μmのアルミニウム(A m )あるいはアルミニウム・シリコン合金(A m ー S i)からなるソース電極 S を罵着する。さらに、前紀半等体基板10の裏面にもドレイン電極 D を形成し、第1回に示したような被型パワーM O S F E T を得る。

 な負責な概要パケーMOS FETが得られる。 第3個乃至第5回は、それぞれ本発明に係る疑 サパケーMOS FETの他の実施例を示している。

即ち、第3回に示す模型パワーMOS FETは、第1回に示した模型パワーMOS FETと比べて、例記トレンチ14によって例記チャネル形成第12か分割されたセルパターンの各コーナー部にP・型の第4の半導体署30が拡致によって形成されている点が異なり、その他は同じであるので第1回中と同じ符号を付している。

この観型パワーMOS FETによっても、トレンチ14の側面のコーナー部はMOS FETとしての動作が阻止されるので、第1回の模型パワーMOS FETと同様の効果が得られる。なお、セルパターンの各コーナー部には、ソース領域13が形成されていてもいなくてもよい。

また、第4回に示す模型パワーMOS FETは、第1回に示した模型パワーMOS FETと比べて、前記トレンチ14によって前記チャネル

む成番1 2か分割されたセルバターンは略長方形であり、このセルバターンのコーナー部以外の長辺側にのみ前記ソース領域1 3 が形成されている(短辺側にはソース領域1 3 が形成されていない)点が異なり、その他は同じであるので第1 図中と同じ符号を付している。

この減型パワーMOS FETによれば、第1 図の減型パワーMOS FETと同様の効果が得 うれるほか、均一なチャネル幅を効率よく確保す ることができる。

している。

この観型パワーMOS FETにおいても、トレンチ14の側面のゲート酸化製15の製厚および製質の不均一があっても、トレンチ14の側面のコーナー部はMOS FETとしての機能が抑制されているので、第1回の模型パワーMOS FETと同様の効果が得られる。

(発明の効果)

上述したように本発明によれば、超低オン抵抗を有すると共に信頼性が高く、特性面で安定な 良質な観型パワーMOS FETを有する半導体 質量を実現することができる。


4. 図蓋の簡単な無明

第1回は本発明の一変施例に係る被型パワーMOSFETの単位セルを示す平面図、新面図、第2回(a)乃至(e)は第1回の被型パワーMOSFETの形成方法の一例を模式的に示す 料視器および新面図、第3回は本発明の他の変施 例に係る模型パワーMOSFETを示す斜視図、 第4回および第5回はそれぞれ本発明のさらに他 の実施例に係る観型パワーMOS FETを示す平面図、第6回は観型パワーMOS FETを示における一部のセル領域を取り出して一部断面で示す斜視図、第7回は従来の観型パワーMOS FETの単位セルを示す平面図である。


10… N・型の半導体基板、11… N型の第1の半導体層(エピタキシャル層、ドレイン領域)、12… P型の第2の半導体層(チャネル形成層)、13… N・型の第3の半導体層(ソース領域)、14… トレンチ、15… ゲート軟化額、16… ポリシリコン膜、17… 絶数膜、G… ゲート電極、S… ソース電極、D… ドレイン電板、20… ウェハ、30… P・型の第4の半導体層、51… ゲート配線。

出版人代理人 弁理士 鈴 江 武 夢


# 時間 1 4-162572 (6)




第 1 図




第 2 図





無 3 88




華 4 図









第 7 図

. \*